基于符號擴(kuò)展的booth乘法器設(shè)計(jì)與實(shí)現(xiàn)
電子測量技術(shù)
頁數(shù)： 8 2024-10-22
摘要： 針對RISC-V處理器中的乘法器部分延時(shí)較高以及功耗較大的問題，本文在booth2算法的基礎(chǔ)上，提出一種改進(jìn)的基于符號擴(kuò)展的乘法器優(yōu)化設(shè)計(jì)，減少了處理器中乘法指令的執(zhí)行周期并同時(shí)支持有/無符號數(shù)的運(yùn)算。改進(jìn)了CSA32壓縮器，并選擇交替使用3-2壓縮器和4-2壓縮器的Wallace樹形結(jié)構(gòu)，提高了部分積的壓縮效率，還縮短了關(guān)鍵路徑的延時(shí)，提高了乘法器的運(yùn)算速度。利用NC-ver... （共8頁）
APP 