路徑規(guī)劃算法的高層綜合設(shè)計(jì)研究

摘要： 隨著機(jī)器人自動(dòng)導(dǎo)航技術(shù)的快速發(fā)展，基于軟件實(shí)現(xiàn)的路徑規(guī)劃算法在實(shí)時(shí)性上已無法滿足許多應(yīng)用場景的需求，這就要求對算法進(jìn)行快速高效的硬件定制，從而獲得低延時(shí)的性能加速。該文以機(jī)器人路徑規(guī)劃中的經(jīng)典A*算法為對象，通過構(gòu)建面向硬件設(shè)計(jì)的C/C++數(shù)據(jù)結(jié)構(gòu)和函數(shù)流程優(yōu)化，采用高層綜合(HLS)實(shí)現(xiàn)快速的硬件架構(gòu)探索和選取較優(yōu)的設(shè)計(jì)方案，并完成硬件FPGA綜合。實(shí)驗(yàn)數(shù)據(jù)表明，相較于傳統(tǒng)寄... （共9頁）