基于UVM的SoC環(huán)境中PCIe驗(yàn)證平臺(tái)設(shè)計(jì)

摘要： 系統(tǒng)級(jí)芯片(SoC)集成多種外設(shè)接口，其外設(shè)接口的驗(yàn)證工作已經(jīng)成為芯片開發(fā)最耗時(shí)的環(huán)節(jié)之一。PCIe協(xié)議為系統(tǒng)內(nèi)部提供了高速的點(diǎn)對(duì)點(diǎn)串行互聯(lián)服務(wù)，同時(shí)還支持熱插拔和熱交換，逐漸成為一種通用的總線協(xié)議。使用傳統(tǒng)硬件描述語言(HDL)對(duì)PCIe接口設(shè)計(jì)進(jìn)行驗(yàn)證時(shí)，存在短時(shí)間內(nèi)難以覆蓋多種設(shè)計(jì)場(chǎng)景和邊界條件，以及驗(yàn)證不完備等問題。為了解決上述問題，利用統(tǒng)一驗(yàn)證方法學(xué)(UVM)搭建1個(gè)... （共8頁）