基于交叉開(kāi)關(guān)互連的多核堆棧處理器架構(gòu)設(shè)計(jì)

摘要： 為滿足堆棧處理器對(duì)于并行化程序應(yīng)用的需求，提出一種多核堆棧處理器架構(gòu)。在單核堆棧處理器的基礎(chǔ)上，以交叉開(kāi)關(guān)作為核間互連結(jié)構(gòu)，通過(guò)對(duì)指令集、高速緩存器、一致性協(xié)議以及中斷機(jī)制的設(shè)計(jì)，可在一個(gè)時(shí)鐘周期內(nèi)完成取指、譯碼、執(zhí)行、核間數(shù)據(jù)傳輸和中斷響應(yīng)操作。在Xilinx FPGA芯片上進(jìn)行單核、雙核和四核堆棧處理器的實(shí)現(xiàn)，通過(guò)矩陣乘法計(jì)算進(jìn)行性能實(shí)驗(yàn)驗(yàn)證，在100 MHz時(shí)鐘頻率的情況... （共8頁(yè)）